Anarky> PS: только Low-level HDL-дизайн, только хардкор!
Так вот этот, написанное автором, я и принял за то, что можно и на верилоге писать:
Использование пользовательских скриптов Verilog.
Схемный файл представляет собой обычный скрипт Verilog, в комментариях которого содержатся данные о расположении компонентов и проводов. Этот код Verilog, например, можно потом передавать в САПР для синтеза ПЛИС.
Ну да, бредово написано, ощущение, что крайне корявый перевод. Или так и есть?
ЗЫ. Low-level - это gate что ли? Неее... )) БДСМ в другом магазине )
Больше не раскалятся ваши колосники. Мамонты пятилеток сбили свои клыки. ©
![](/_bors/images/browsers/seamonkey.png)